DERWENT-ACC-NO:

2004-539486

DERWENT-WEEK:

200452

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Semiconductor element used in liquid crystal display

panel, has insulating film formed at side face of

convex-shaped bump electrodes

PATENT-ASSIGNEE: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY CO[TOSHN]

PRIORITY-DATA: 2002JP-0381347 (December 27, 2002)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 2004214374 A

July 29, 2004

N/A

800 H01L 021/60

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP2004214374A

N/A

2002JP-0381347

December 27, 2002

INT-CL (IPC): G02F001/1345, H01L021/60

ABSTRACTED-PUB-NO: JP2004214374A

BASIC-ABSTRACT:

NOVELTY - The convex shaped bump electrodes and the electrode terminals (4) are conducted through the electroconductive particle (6) of anisotropic conductive film (5). An insulating film (13) is formed at the side face of the convex-shaped bump electrodes.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for liquid crystal display panel.

USE - For use in liquid crystal display panel (claimed).

ADVANTAGE - Enables preventing short circuit between bumps formed at the semiconductor element. Achieves improved reliability of liquid crystal display panel.

DESCRIPTION OF DRAWING(S) - The figure shows a sectional drawing of the semiconductor element.

electrode pad 1

passivation layer 2

bump layer 3

side face of bump 3a

electrode terminal 4

anisotropic conductive film 5

electroconductive particle 6

polyimide film 12

insulating film 13

CHOSEN-DRAWING: Dwg.3/6

TITLE-TERMS: SEMICONDUCTOR ELEMENT LIQUID CRYSTAL DISPLAY PANEL

INSULATE FILM

FORMING SIDE FACE CONVEX SHAPE **BUMP ELECTRODE**

DERWENT-CLASS: P81 U11 U14

EPI-CODES: U11-E01; U14-K01A4B;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2004-427727

1/31/05, EAST Version: 2.0.1.4

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-214374 (P2004-214374A)

(43) 公開日 平成16年7月29日(2004.7.29)

(51) Int.Cl. ⁷	
H O 1L	21/60
G02F	1/1345

 \mathbf{F} I

602K

テーマコード (参考)

HO1L 21/92 HO1L 21/60 2HO92 5F044

311S GO2F 1/1345

HO1L 21/92 603A

		審査請求 未請求 請求項の数 3 〇L (全 8 頁)
(21) 出願番号 特願2002-381347 (P2002-381347) (71) 出願人 (22) 出願日 平成14年12月27日 (2002.12.27) (74) 代理人 (72) 発明者 Fターム (参		東芝松下ディスプレイテクノロジー株式会 社
	東京都港区港南4-1-8 (74)代理人 100105809 弁理士 木森 有平	
	•	ディスプレイテクノロジー株式会社内
	東京都港区港南四丁目1番8号 東芝松丁 ディスプレイテクノロジー株式会社内	
	F ターム (参考) 2H092 GA31 GA40 GA45 GA48 GA51 GA60 JB56 JB57 NA25 PA01	
		PA06 5F044 KK06 11.09 0002


(54) 【発明の名称】半導体素子及び液晶表示パネル

(57)【要約】

【課題】フェースダウン実装する半導体素子において、 半導体素子に形成されたバンプ間がショートすることの ない半導体素子及び液晶表示パネルを提供する。

【解決手段】入出力端子として凸状の電極であるバンプ 10を実装面に有し、異方性導電膜5で実装される半導 体素子20において、バンプ10のバンプ層3の上面3 bを除いた側面部3a及び半導体素子20の実装面20 a全体に絶縁膜13を形成する。上記の半導体素子20 は、導電粒子6を有する異方性導電膜5を介して加熱圧 着により液晶表示パネルの基板21に実装させる。

【選択図】 図3



【特許請求の範囲】

【請求項1】

凸状の電極であるバンプを有し、この凸状のバンプを有する実装面を電極端子が形成された実装用基板に向けて異方性導電膜を使用して実装し、異方性導電膜の導電粒子を介して上記凸状のバンプの先端接触面と上記電極端子とを導通させる半導体素子において、上記凸状のバンプの側面に絶縁膜が形成されていることを特徴とする半導体素子。

【請求項2】

前記絶縁膜は、前記凸状のバンプの先端接触面を除き、半導体素子のバンプを有する面の 全体に形成されていることを特徴とする請求項1記載の半導体素子。

【請求項3】.

液晶を挟持する一対の基板の一方の基板を実装用基板として、この実装用基板の電極端子 に請求項1又は請求項2のいずれかに記載の半導体素子を導電粒子を有する異方性導電膜 を介して加熱圧着より実装させていることを特徴とする液晶表示パネル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フェースダウン実装される半導体素子、特に液晶表示パネルの一方の基板に C O G 実装される半導体素子及び液晶表示パネルに関する。

[0002]

【従来の技術】

液晶表示装置は、液晶層を狭持する一対のガラス基板に形成された電極を半導体素子により制御し、液晶の電気光学効果を利用して表示される。半導体素子の電気的接続方法としては、例えば、ゴムコネクション法、ヒートシール法、TAB(tape automated bonding)法、COG(chip on glass)法等の提案がされているが、今日では、実装工程の自動化およびプロセススループットの観点からTAB法とCOG法が主流となっており、装置の小型化及び薄型化の観点から特に、COG法が重要視されている。

[0003]

図4は、従来の半導体素子20に形成したバンプ10の模式図である。半導体素子20の表面にアルミニウム等により形成された電極パッド1上に、シリコンナイトライド(Si3N4)等からなるパッシベーション層2が形成されている。パッシベーション層2には開口部2aが設けられており、電極パッド1上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層3を形成し、開口部2aを介して電極パッド1とバンプ層3とが導通される。バンプ層3は、主に金で形成され、この電極パッド1、パッシベーション層2及びバンプ層3によりバンプ10が形成されている。また、パッシベーション層2表面を保護するため、バンプ10周辺を除き、ポリイミド膜12が形成されている。

[0004]

10

20

50

20

40

50

めり込むように変形し、導電粒子 6 とバンプ 1 0 とが密着することとなる。このため、バンプ 6 3 の材料には通常、変形しやすい金が使用され、また、変形分を考慮して所定の高さとなるように形成される。

[0005]

【発明が解決しようとする課題】

隣接するバンプ10間において、導電粒子6が接触して連なった場合、この導電粒子6の連なりを原因として導通してショートしてしまうことがある。導電粒子6が連なった状態とは、バンプ10と電極端子4とに挟まれた導電粒子6に周辺の導電粒子6が連なる場合のみならず、図5右側に示されるように、バンプ層3の側面3aに導電粒子6が連なって接触する場合も含まれ、ショートの原因となる。上述したように、バンプ10は導電粒子6を挟むことによる変形分を考慮した高さとなっているため、バンプ層3の側面3aに連なった導電粒子6が接触することは多く、それに伴ってバンプ層3の側面3aに連なった導電粒子6が接触することも多かった。また近年、液晶表示装置の狭額緑化による半導体素子20の小型化及び配線の狭ピッチ化に伴い、隣接するバンプ10間が狭くなる傾向にあるため、このような導電粒子6の連なりによるショートの危険性は高くなっていた。

[0006]

また、バンプ10は様々な形状の層が重ねられた層構造であるため、その表面形状は凹凸ができている。図5左側に示すようにこの凹部10aに導電粒子6が引っかかったり(時には凹部10aにはまり込んだり)、図5中央に示すように凹部10aに異方性導電膜5が入り込まずに気泡14ができたりすることもある。特に、このバンプ10表面の凹凸形状により異方性導電膜5が偏ってしまうと、導電粒子6も偏ることとなり、特定の場所に偏った導電粒子6が連なることにより、ショートする危険性もあった。

[0007]

上記の導電粒子6の連なりによるショートを防止するためには、様々な方法が採られてきた。まず、異方性導電膜5の導電粒子6の密度を低くする方法が考えられる。しかし、半導体素子20をCOG法により異方性導電膜5を用いて実装する際、バンプ10と電極出子4とを確実に導通させるためには、ある程度の数量の導電粒子6をバンプ10と電極端子4との間に挟み込む必要がある。例えば、液晶表示装置に使用される一般的な駆動用の半導体素子においては、径が3~5μm程度の一般的な導電粒子6を用いる場合、一節の接続部分(上記半導体素子20ではバンプ10の先端接触面3bに)において4~8個程度の導電粒子6を少なくとも挟み込む必要がある。特に、半導体素子20の小型化に伴い、バンプ10は小型化される傾向にあるため、上記のように導電粒子6の密度を低くすると所定数量の導電粒子6を挟み込めないこととなり、導通不良が多数検出され、歩留まりの低下につながっていた。

[0008]

他の方法として、導電粒子6の径を小さくする方法が考えられる。しかし、バンプ10は、一般的に高さのバラツキ(公差)があり、導電粒子6のつぶれ度合いやバンプ10の変形(めり込み)度合いによってこの高さのバラツキを吸収しているため、導電粒子6の径が小さくなると、この高さのバラツキを吸収し難くなる。これにより、導電粒子6がバンプ10と電極端子4との間に有効に挟まれなくなり、導通不良となっていた。

[0009]

また、絶縁コートした導電粒子6を使用する方法も考えられるが、導電方向についてこの 絶縁コートを破壊する必要があるため、絶縁コートのない導電粒子6の接続時に比べて加 圧力を大きくしなければならない。すなわち、所定の接続信頼性を得るための実装条件が 厳しくなる分、絶縁コートが十分に破壊されないことによる導通不良が検出される確率も 高くなっていた。

[0010]

そこで、本発明の目的は、フェースダウンにより実装される半導体素子において、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることのない半導体素子及び液晶表示パネルを提供することを目的とする。

20

40

[0011]

【課題を解決するための手段】

上記課題を解決するために、本発明の請求項1記載の半導体素子は、凸状の電極であるバンプを有し、この凸状のバンプを有する実装面を電極端子が形成された実装用基板に向けて異方性導電膜を使用して実装し、異方性導電膜の導電粒子を介して凸状のバンプの先端接触面と電極端子とを導通させる半導体素子において、上記凸状のバンプの側面に絶縁膜が形成されていることを特徴とする。

[0012]

この発明によれば、上記凸状のバンプの側面に絶縁膜が形成されていることから、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。

[0013]

本発明の請求項2記載の半導体素子は、請求項1記載の発明を前提として、前記絶縁膜は、前記凸状のバンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されていることを特徴とする。

[0014]

この発明によれば、絶縁膜が、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されているため、半導体素子の実装面すなわち他の実装用基板等に対向する面が、バンプの先端接触面を除いた全体が滑らかな絶縁膜面となる。これにより、半導体素子を実装する際に流動性を持った異方性導電膜が、バンプの先端接触面すなわちバンプにて挟まれる部分を除いて、滑らかに移動することとなり、異方性導電膜(特に導電粒子)が偏ることなく半導体素子の実装面の全体に均一に行き渡ることとなり、異方性導電膜の偏りによる気泡もできにくくなる。

[0015]

本発明の請求子3記載の半導体素子の実装構造は、液晶を挟持する一対の基板の一方の基板を実装用基板として、この実装用基板の電極端子に請求項1又は請求項2のいずれかに記載の半導体素子を導電粒子を有する異方性導電膜を介して加熱圧着より実装させていることを特徴とする。

[0016]

この発明によれば、請求項1又は請求項3記載の半導体素子を液晶表示パネルの一方の実 装用基板に異方性導電膜を介して実装するに際して、隣接するバンプ間において導電粒子 の連なりによってショートすることなく、実装用基板と半導体素子とが導電粒子を介して 安定的に導通する実装構造の液晶表示パネルとなる。

[0017]

【発明の実施の形態】

以下、本発明の実施の形態を図面を引用しながら説明する。

[0018]

図1(a)は、本実施の形態の半導体素子の構造図、図1(b)は、本実施の形態の半導体素子を液晶表示パネルの一方の基板に実装した図を示す。図1(a)に示される半導体素子20は、液晶表示パネルの表示を制御する電子素子であり、表面にバンプ10が形成される。バンプ10は、半導体素子20への入出力電極の役割を果たす突起状(凸状)の電極であり、少なくとも入出力信号の数が実装面20bに形成されている。図1(b)に示されるように、液晶表示パネルは文字及び映像を表示するもので、表示用電極(図示はすが、が敷設された一対の透明基板21,22を適宜な同のでせ、その間隔にで封けして構成される。一対の透明基板21,22のうち、一方の基板21は他方の基板22より広く形成され、重ね合わせたときに外側に張り出すの金属製の配線パターン9が成され、重ね合わせたときに外側に張り出する。風製の配線パターン9が流流され、重ね合わせたときに外側に張り出する。型の配線パターン9が表で施され、この配線パターン9と本実施の形態の半導体素子20とを電気によりの形状で施され、この配線パターン9の接続箇所(後述する電極端子4)に半導体素子20のバンプ10を有する実装面20bを向けて、異方性導電膜5を介して実装される。な

10

20

40

50

お、半導体素子20等の駆動回路が施された回路基板(図示せず)が、基板21のさらに外側に設けられ、フレキシブル配線基板(図示せず)を介して回路基板と基板21とが接続される場合もある。

[0019]

図 2 は、接続パッド 1 0 を半導体素子 2 0 の表面に作製する手順を示す。 1 1 は、シリコン等の基板に所定の回路、配線及び層間絶縁膜等が作製されたウェハーである。まず、ウェハー 1 1 の表面にアルミニウム等の電極パッド膜 1 を一様の厚さで形成する(図 2 (a))。次に、フォトリソグラフィーにより所定の形状のマスクパターンを形成し、エッチング等により電極パッド 1 を形成する(図 2 (b))。次に、シリコンナイトライド(1 3 1 N 4)等のパッシベーション層 1 を形成し(図 1 2 (c))、フォトリソグラフィーにより、開口部 1 2 a の形状のマスクパターンを形成して、エッチングにより電極パッド 1 の上に開口部 1 2 a を設ける(図 1 2 (d))。

[0020]

次いで、図2(e)に示すように、開口部2a周辺を残して表面保護のためにポリイミド膜12を形成する。その後、電極パッド1上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層3を形成し、開口部2aを介して電極パッド1とバンプ層3とが導通される(図2(f))。バンプ層3は、主に金で形成され、この電極パッド1、パッシベーション層2及びバンプ層3によりバンプ10が形成される。次に、ウェハー11の表面全体に、窒化膜(SiNx)からなる絶縁膜13を形成する(図2(g))。高の後、フォトリソグラフィー及びエッチングにより、バンプ層3周辺の絶縁膜13の高がバンプ層3の表面(先端接触面)3bの高さとなるように、また、バンプ層3の表面がバンプ層3の表面(先端接触面)3bの高さとなるように、また、がとで表層3の表面が 開口するように、絶縁膜13を整形する(図2(h))。本実施の形態において、絶縁膜13として窒化膜を使用したが、本発明はこれを限定するものではなく、例えば、シリコン酸化膜(SiO2)を使用してもよく、より低温で成膜できる材料を選択することが好ましい。

[0021]

ここで、異方性導電膜5の導電粒子6の捕捉率を高めるために、絶縁膜13の高さをバン プ10の先端接触面3bの高さよりも若干高く形成しても良い。この場合において、絶縁 膜13を、材質がバンプ10よりも柔らかい材質(すなわち実装時においてバンプ10よ りも潰れ具合の大きい材質)によることとして、その若干高く形成した部分が加熱圧着に よる際に潰れて、バンプ層3の表面(先端接触面)3bの高さとなるようにして、いわゆ る平行度を出すようにしても良い。図6(a)に示されるように、絶縁膜13をバンプ1 Oの先端接触面 3 b を覆わないようにこれより高くする場合、絶縁膜 1 3 はスピンコータ ーによって塗布することが好ましい。また、図6(b)に示されるように、絶縁膜13を バンプの先端接触面3bを一部覆うようにこれより高くする場合は、図2(g)において 、絶縁膜13の開口がバンプ先端接触面3bより若干小さくなるようにエッチングすれば 、絶縁膜13の膜厚の分だけ容易に高くすることができる。さらに、図6(c)に示され るように、ポリイミド膜 1 2 をバンプ層 3 の外周側面 3 a に形成させることで絶縁膜 1 3 の機能を兼務させてもよい。また、凸状のバンプ10の先端接触面3bを開口させて、バ ンプ層3の外周側面3 a に絶縁膜13 (あるいはポリイミド膜12) が形成されていれば 、半導体素子20の実装面20bの全体に絶縁膜13が形成されていなくとも、導電粒子 6の連なりによるショートが防止される。

[0022]

以上の方法にて接続パッド10が作製されたウェハー11は、所定の形状にダイシングされ、半導体素子20が得られる。

[0023]

次に、上記のように製造された半導体素子20を実装用基板21に実装する実装構造を説明する。半導体素子20は、COG法によりフェースダウン実装される。実装用基板21の表面には、図3に示すように、配線パターン9の接続箇所に所定形状で電極端子4が形成され、半導体素子20の実装される部分に異方性導電膜5を塗布し、半導体素子20を

位置合わせして裏面(図4において上側)から加圧しながら加熱する。このとき、図3右側に示されるように、連なった導電粒子6がバンプ10の側面方向から接触しても、バンプ層3の側面3aは、絶縁膜13で覆われているため、隣接するバンプ10とショートすることがない。

[0024]

また、絶縁膜11は、バンプ10の上面を除き半導体素子20の表面全体に膜形成されているため、層構造によるバンプ10の表面凹凸形状が、絶縁膜11により滑らかに覆われていることとなる。すなわち、半導体素子20の実装面において、バンプ10の上面(先端接触面)3bを除いた全体が滑らかになっているため、加熱により流動性を持った異方性導電膜5が半導体素子20の実装面上を滑らかに移動することとなる。これにより、異方性導電膜5が偏ることなく半導体素子20の実装面全体に行き渡ることとなり、異方性導電膜5の流れが阻害されることによる気泡もできにくくなる。特に、異方性導電膜5の滑らかな移動に伴って、導電粒子6の偏り、すなわち導電粒子6の連なりも起こりにくくなる。

[0025]

以上、本実施の形態においては、半導体素子20を液晶表示パネルに使用される実装用基板21に実装する例で説明したが、本発明はこれに限らず、フェースダウン実装する半導体素子20及びその実装構造であれば、広く適用可能である。

[0026]

【発明の効果】

本発明の半導体素子は、まず、凸状のバンプの側面に絶縁膜を形成することにより、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。また、バンプ側面のみならず、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に絶縁膜を形成対ることにより、半導体素子の実装面全体(バンプの先端接触面を除く)が滑らかな絶験である。これにより、異方性導電膜(特に導電粒子)が偏ることなく半導体素子の連なりが起こりにくくなることでの合いに隣接するバンプ間におけるショートの防止が図られる。また、異方性導電膜の偏りによる気泡の発生が防止されることとなる。また、本発明の液晶表示パネルによれば、隣接するバンプ間において、導電粒子の連なりによるショートが防止される構造となるため、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることがなく、実装用基板と半導体素子とが安定的に導通することとなり、液晶表示パネルの信頼性の向上が図られる。

[0027]

【図面の簡単な説明】

【図1】(a)は本発明の半導体素子の構造図、(b)は本発明の半導体素子を液晶表示パネルに実装した構成図

【図2】本発明の実施の形態における半導体素子のバンプを形成する説明図

【図3】本発明の半導体素子と液晶表示パネルの接続断面図

【図4】従来のバンプの構造図

【図5】従来の半導体素子と液晶表示パネルの接続断面図

【図 6】 (a) は、本発明のバンプの別の例を示す構造図、(b) は、本発明のバンプのさらに別の例を示す構造図、(c) は、本発明のバンプのさらに別の例を示す構造図

【符号の説明】

1 電極パッド

2 パッシベーション層

2 a 開口部

3 バンプ層

3 a バンプの側面

3 b バンプの上面(先端接触面)

20


30

40


50

10 .


```
電極端子
5
         異方性導電膜
6
         導電粒子
9
         配線パターン
1 0
        バンプ
        凹部
1 0 a
1 1
        ウェハー
        ポリイミド膜
1 2
        絶縁膜
1 3
1 4
        気 泡
2 0
        半導体素子
        半導体素子の実装面 (バンプを有する面)
2 0 b
        一方の基板 (実装用基板)
2 1
2 2
        他方の基板
```




【図3】



【図4】



[図5]



[図6]

